深亚微米数字集成电路设计中的时钟树综合

摘要：

　　时钟树的综合是VLSI后端设计中重要的一个环节。由于各种工艺特点不同，具体到时钟树综合时其具体步骤也各有特点。本文对VLSI下时钟树的特点和综合原理进行了阐述，详细介绍了SYNOPSYS公司的Astro工具进行时钟树综合的原理与设置，并通过smic0.18工艺下时钟树综合实验对流程进行了验证，并得到可用于实际CTS的script文件。

关键词： 数字集成电路 时钟树综合 优化设计 计算方法

作者: 尚会滨 张晓林

作者单位: 北京航空航天大学 电子信息与工程学院,北京,100083

会议类型: 国内会议

会议名称: 第十五届全国半导体集成电路、硅材料学术会议

会议地点: 重庆

会议语种:中文

页码: 137-140

在线出版日期: 2007-11-01（万方平台首次上网日期，不代表论文的发表时间）