功率集成电路中抗串扰新隔离结构

摘要：

　　提出一种VDMOS与低压控制电路之间抗串扰的新隔离结构。通过二维器件仿真软件MEDICI验证,能够有效防止VDMOS漏极反偏造戍的衬底电流进入CMOS电路,CMOS电路中出现闩锁效应时的VDMOS漏端电压从-1V提高到-4V,已经应用于一款功率集成电路中,经过初步验证,具有一定应用价值。

关键词： 功率集成电路 隔离结构 仿真分析 闩锁效应

作者: 刘哲 方健 周贤达 刘伦友 毛焜 张弦 张正元 冯志诚 张波

作者单位: 电子科技大学 电子薄膜与集成器件国家重点实验室,成都 610054 模拟集成电路国家级重点实验室,重庆400060 中国电子科技集团公司 第二十四研究所,重庆 400060 中国电子科技集团公司 第二十四研究所,重庆 400060

会议类型: 国内会议

会议名称: 第十五届全国半导体集成电路、硅材料学术会议

会议地点: 重庆

会议语种:中文

页码: 367-369

在线出版日期: 2007-11-01（万方平台首次上网日期，不代表论文的发表时间）