多核处理器非一致Cache体系结构延迟优化技术研究综述
非一致Cache体系结构(non—uniform cache architecture，NUCA)为解决多核处理器(chipmulti—processor)“存储墙”难题提供了新的设计思路。重点关注面向CMP的NUCA延迟优化技术，在介绍若干典型NUCA模型的基础上，分析大容量Cache环境下共享/私有机制中的延迟一容量权衡问题，讨论映射、迁移、复制和搜索等数据管理机制在多核环境下的优缺点。最后，针对基于片上网络(network-oll—chip，NoC)互连结构的可扩展CMP体系结构，从NUCA模型优化、数据管理和一致性维护机制3个方面讨论和预测未来CMP NUCA延迟优化领域的发展趋势及面临的挑战性问题。
非一致Cache体系结构 多核处理器 数据管理机制 存储墙 延迟优化 片上网络
黄安文 高军 张民选
国防科学技术大学计算机学院长沙 410073
国内会议
济南
中文
118-124
2011-11-18（万方平台首次上网日期，不代表论文的发表时间）