DDR3系统混合建模与协同仿真
DDR3存储器已经成为目前服务器和计算机系统的主流应用，虽然DDR3采用双参考电压、片上校准引擎、动态ODT、fly-by拓扑以及write-leveling等技术在一定程度上提高了信号完整性，但设计实现高数据率仍然比较困难。针对某自研处理器及服务器主板设计，采用混合建模方法，建立了由芯片I/O、封装、PCB、过孔、连接器和DIMM条组成的DDR3的全通道信号完整性仿真平台，通过频域仿真，比较通道中各种无源组件引入的插损和回损，通过时域仿真，分析各组件对接收眼图的不同影响程度，实现Chip，Package，PCB的协同仿真与设计优化，达到了预期指标。
DDR3存储器 混合建模 协同仿真 设计优化
李晋文 曹跃胜 胡军 史林森 肖立权
国防科学技术大学计算机学院长沙 410073
国内会议
济南
中文
324-329
2011-11-18（万方平台首次上网日期，不代表论文的发表时间）