核仪表的通用多探头实时识别计数模块的设计

摘要：

　　本文设计采用cpld技术，以quartusⅡ5.0为开发平台，开发一种用于便携式的多探头实时识别计数模块。模块实现了输入脉冲加法记数、SPI接口、多探头实时识别等功能，并给出了关键的VerilogHDL程序。

关键词： 核仪表 多探头实时识别 脉冲计数 总线模拟 模块设计

作者: 何西尧 陈明秀 张宏俊 熊忠华

作者单位: 中国工程物理研究院 四川绵阳 621900

会议类型: 国内会议

会议名称: 中国真空学会质谱分析和检漏专委会第十六届年会暨中国计量测试学会真空计量专委会第十一届年会

会议地点: 成都

会议语种:中文

页码: 345-350

在线出版日期: 2011-09-01（万方平台首次上网日期，不代表论文的发表时间）