基于FPGA的高速数据传输板的设计

摘要：

　　随着加速器和探测器性能的提高，高能物理实验将面临海量实时数据可靠传输的挑战。同时硬件程序复杂，调试程序和运行程序有时需要切换，硬件程序配置需要有一个终端PC机可控的快速在线配置功能。BelleⅡ数据获取系统作为KEKB 高亮度探测器数据获取系统的升级系统也面临这一问题。以基于FPGA 高速数据传输（HSLB）板为主要部件的Belle2Link 通过采用RocketIO 技术实现了高速串行数据传输，同时利用CPLD 作为接口芯片实现了FPGA 的在线并行配置。文章介绍了Belle2Link 的结构功能，详细描述了高速传输及并行在线加载的实现方案。最后给出了电路板的测试方法和测试结果。

关键词： 核电子探测器 高速数据传输板 结构设计 RocketIO技术 现场可编程门阵列

作者: 赵京周 刘振安 孙德晖 徐昊 王强 龚文宣 林海川

作者单位: 中国科学院高能物理研究所,北京，100049 中国科学院研究生院，北京，100049 核探测与核电子学国家重点实验室, 北京, 100049 中国科学院高能物理研究所,北京，100049 核探测与核电子学国家重点实验室, 北京, 100049

会议类型: 国内会议

会议名称: 第十五届全国科学计算与信息化会议暨现代物理信息化论坛

会议地点: 成都

会议语种:中文

页码: 1-6

在线出版日期: 2011-07-04（万方平台首次上网日期，不代表论文的发表时间）