可重构阵列的同步性能优化算法

摘要：

　　可重构多处理器阵列上的容错技术是用来重构含有故障单元的处理器阵列，以便获得最大可用的目标阵列。现有的研究成果主要侧重于重构算法的构造，还没有涉及对重构后目标阵列的同步通讯性能的研究。本文提出了一种改善目标阵列同步通讯性能的电路优化算法， 用来降低目标阵列行与行之间通讯的延时，使得相邻两行处理器的通讯尽可能达到同步。实验结果表明，本文提出的算法对不同大小、不同故障率的阵列都有相应的同步通讯性能的改善。

关键词： 超大规模集成电路 处理器阵列 重构算法 同步优化算法 容错技术

作者: 张元瑞 武继刚 段新明

作者单位: 天津工业大学 计算机科学与软件学院 天津 300387

会议类型: 国内会议

会议名称: 2011年全国高性能计算学术年会(HPC china2011)

会议地点: 济南

会议语种:中文

页码: 1-7

在线出版日期: 2011-10-26（万方平台首次上网日期，不代表论文的发表时间）