基于片上多核的JPEG解码算法的FPGA实现

摘要：

　　在片上嵌入式多核处理器点对点架构上实现JPEG 解码算法，通过各个处理器核并行执行JPEG 解码算法，对各个处理器核需要完成任务的分解进行优化，建立专用数据通道来提高JPEG 解码速度，并在FPGA 上实现。实验结果表明，在四个NIOS Ⅱ嵌入式处理器核点对点架构上实现的JPEG 图像解码速度是单处理器核解码速度的2.6倍。

关键词： 片上多核 现场可编程门阵列 图像解码

作者: 刘艳 张多利 杜高明 耿罗峰 温海华

作者单位: 合肥工业大学微电子设计研究所 中国兵器214 研究所 合肥工业大学微电子设计研究所

会议类型: 国内会议

会议名称: 2011年(第九届)中国通信集成电路技术与应用研讨会暨中国通信学会通信专用集成电路委员会十周年年会

会议地点: 苏州

会议语种:中文

页码: 1-5

在线出版日期: 2011-09-22（万方平台首次上网日期，不代表论文的发表时间）