一种LDPC-IRA编码器的结构设计

摘要：

　　LDPC码是一种线性分组码，它的译码器具有高度并行性，具有极好的纠错性能，但其突出的缺点是编码器的复杂度较高。本文分析了一种LDPC-IRA码的构造方法，它的校验矩阵具有半随机周期性，并且在此基础上设计了这种LDPC-IRA码编码器的结构，并估计了它的硬件复杂度与吞吐率两种指标，相比于同类的LDPC编码器，此结构编码器采用并行的处理方式，编码器的复杂度较低，同时具有高吞吐率特性。

关键词： 码字构造 编码器 LDPC码 纠错性能 校验矩阵

作者: 马超 林水生 张力

作者单位: 电子科技大学 通信与信息系统系,成都 611731

会议类型: 国内会议

会议名称: 2011年(第九届)中国通信集成电路技术与应用研讨会暨中国通信学会通信专用集成电路委员会十周年年会

会议地点: 苏州

会议语种:中文

页码: 1-8

在线出版日期: 2011-09-22（万方平台首次上网日期，不代表论文的发表时间）