基于CPLD的智能断路器测控单元总线控制器的设计

摘要：

　　本文介绍了一种基于CPLD的智能断路器测控单元的总线控制器设计，智能断路器测控单元的处理器采用高速ARM器件，而外设的速度相对较低。该总线控制器的目的是实现两个不同周期总线的同步。通过CPLD的内部逻辑设计和相应的总线操作程序，完成该控制器的设计。

关键词： 智能断路器 复杂可编程逻辑器件 ARM器件 总线控制器 测控单元

作者: 丁向坤 袁铎宁 宋政湘

作者单位: 西安交通大学

会议类型: 国内会议

会议名称: 智能电网与先进电力设备学术交流会暨中国电工技术学会电器智能化系统及应用专业委员会2011年学术年会

会议地点: 苏州

会议语种:中文

页码: 328-333

在线出版日期: 2011-11-13（万方平台首次上网日期，不代表论文的发表时间）