低压功率VDMOS的设计研究

摘要：

本文对功率集成电路中耐压为60V，电流容量为2．5A的VDMOS进行了设计和仿真。在理论计算的基础上，分析了外延参数和单胞尺寸结构的设计优化方法。 通过ISE TCAD器件仿真软件，得出相关终端结构，进而完成最终版图结构。

关键词： 单胞尺寸 功率集成电路 设计优化 仿真软件 终端结构 最终版图结构

作者: 王蓉 李德昌

作者单位: 西安电子科技大学技术物理学院,陕西西安 710071 西安电子科技大学理学院,陕西西安 710071

会议类型: 国内会议

会议名称: 第八届中国纳米科技西安研讨会

会议地点: 银川

会议语种:中文

页码: 131-135

在线出版日期: 2009-08-01（万方平台首次上网日期，不代表论文的发表时间）