使用纠错技术的8b/10b编码器设计

摘要：

　　本文探讨了应用于高速串行传输系统中的8b/10b编码技术以及BCH乘积码编码技术，在此基础上提出了具有纠错功能的8b/10b编码器。整个设计方案以Verilog实现，经过综合和验证，结果表明该设计方案高速数据传输的需要。

关键词： 8b/10b编码器 BCH乘积码 高速串行数据传输技术

作者: 张磊 夏传浩 洪一

作者单位: 合肥工业大学计算机学院 安徽 合肥 230009 合肥工业大学计算机学院 安徽 合肥 230009 中国电子科技集团第三十八研究所 安徽 合肥 230031

会议类型: 国内会议

会议名称: 全国第22届计算机技术与应用(CACIS)学术会议暨全国第3届安全关键技术与应用(SCA)学术会议

会议地点: 贵州

会议语种:中文

页码: 12-19

在线出版日期: 2011-08-06（万方平台首次上网日期，不代表论文的发表时间）