硬件加速中的MapReduce编程模型

摘要：

　　使用基于GPU 和FPGA的专用硬件进行通用计算的加速可以充分利用算法的 并行性，是当今高性能计算的热点。为解决在异构加速平台上的并行编程效率问题，本文提出了一种基于MapReduce的编程模型，能够在FPGA 上实现与软件类似的编程 灵活性，并且可扩展到GPGPU上。应用实例证明，这种编程模型可以有效提高硬件计 算的效率。

关键词： MapReduce 硬件加速 FPGA GPGPU

作者: 单羿 杨天 汪玉 杨华中

作者单位: 清华大学电子工程系 北京 100084 北京云加速信息技术有限公司 北京 100080

会议类型: 国内会议

会议名称: 2010年全国高性能计算学术年会(HPC china2010)

会议地点: 北京

会议语种:中文

页码: 619-626

在线出版日期: 2010-10-27（万方平台首次上网日期，不代表论文的发表时间）