用CPLD实现ADS8322与高速FIFO的接口

摘要：

　　以CPLD为逻辑控制核心实现了ADS8322与高速FIFO的接口电路，该电路具有可靠性高、通用性强、易于移植等特点。在设计过程中，以QuartusII作为开发环境，采用图形输入和VerilogHDL语言输入相结合的方式，简化了开发流程。

关键词： ADS8322 高速FIFO 接口 CPLD

作者: 童建国 刘冠英 谢志伟

会议类型: 国内会议

会议名称: 2010年河南省单片微机和嵌入式系统学术研讨会

会议地点: 郑州

会议语种:中文

页码: 90-94

在线出版日期: 2010-10-01（万方平台首次上网日期，不代表论文的发表时间）