粗粒度可重构平台中循环自流水硬件实现
由于硬件结构可以根据程序的数据流图重新组织,可重构阵列已经证明其对于科学计算或多媒体应用具有良好的性能提升潜力。将程序转换为硬件或软件流水线,是一种提高应用性能的有效方法。设计一个高效的支持循环自流水的可重构协处理器作为加速部件需要解决两个关键问题：循环控制问题和流水线同步。本文着重介绍在粗粒度可重构体系结构LEAP中循环自主流水化技术的实现。LEAP支持循环迭代的硬件自动执行,该功能通过将循环索引步进功能转化为存储访问单元(mPE)实现．mPE产生一系列的存储地址,读取的数据流驱动数据通路(由cPE构成)的执行,计算结果最终写回存储器．cPE是流水化的数据驱动ALU,流水线的平衡由数据流动态地达成同步,其中还设置FIFO以获取更高流水线吞吐量。考虑到流水线中信号传输延迟,本文讨论了保证FIFO不溢出的最小深度需求。本文同时介绍了静态路由矩阵的实现,相对于传统的静态虫洞路由它需要的硬件资源更少。在FPGA上的实验证明,循环自动流水化技术可以达到极高的流水线吞吐量,有效利用存储带宽,相对于通用处理器LEAP可达到13．08～535．65倍加速比。
粗粒度可重构平台 循环自流水 数据流 静态路由矩阵
徐进辉 窦勇 周兴铭
国防科技大学计算机学院 湖南长沙 410073
国内会议
西安
中文
277
2008-09-25（万方平台首次上网日期，不代表论文的发表时间）