Veloce平台在大规模SOC仿真验证中的应用
随着现代集成电路技术的发展，尤其是IP的大量使用，芯片的规模越来越大，系统功能越来越复杂，普通的EDA和FPGA仿真在速度和性能上已二经无法胜任芯片仿真验证的要求，功能验证已经成为大规模芯片设计的一个瓶颈；同时复杂的SOC系统需要相应的软件，由于芯片研发的周期越米越长，传统的软硬件顺序开发的方式受到了市场压力的巨大挑战，软硬件并行开发成为将来大规模IC系统设计的一大趋势。 本文主要介绍Mentor Graphics公司Veloce验证平台在超大规模IC系统中仿真验证的应用。借助Veloce的高速和大容量的特性，极大的提高功能验证的效率，解决由于芯片规模大FPGA无法验证的问题，保证芯片的按时投片。同时通过和Jtag的联合使用，成功解决软硬件的联合仿真和并行开发。
软硬件联合仿真 Veloce平台 SOC芯片 仿真验证
呙流 徐伟春 潘武飞 李伟东
海思半导体
国内会议
武汉
中文
74-86
2010-09-27（万方平台首次上网日期，不代表论文的发表时间）