SDTA体系结构中存储流控制器的研究与实现
本文基于同步数据传输体系结构介绍了一种高效的存储流控制器的设计与实现。同步数据传输体系结构克服了传统VLIW体系结构的诸多问题，简单分布式的控制机制有利于提高芯片计算密度，特别适用于开发数据密集型应用。本文设计的存储流控制器包括存储管理单元、DMA传输引擎、MFC寄存器和外部总线接口等功能模块，旨在利用简单的硬件实现高效的数据流传输，尽量避免传输阻塞，从而满足计算内核的高带宽传输需求。基于90nm工艺库，本文完成了存储流控制器的逻辑综合，并进行了相关的性能测试。结果表明，该存储流控制器不仅具备较小的硬件开销，而且可以有效地适应不同类型的数据传输模式，从而为数据密集型应用提供较高的传输带宽。
同步数据 传输体系结构 存储流控制器 存储管理单元 DMA传输引擎
庞峥元 郭建军 赖明澈 沈立 戴葵
国防科学技术大学计算机学院,湖南长沙,410073
国内会议
苏州
中文
132-140
2007-10-18（万方平台首次上网日期，不代表论文的发表时间）