一种Viterbi译码算法的改进
本文提出了一种用寄存器交换法实现Viterbi译码的完整方案。采用一系列方法如截短法、用等效的思想简化启动过程、加比选计算并行化等，进一步改进了Viterbi译码算法的性能。软判决位数、交织深度等参数在FPGA模拟时均可配置，并用Verilog硬件描述语言具体实现。基于Virtex5芯片进行综合，最大输出频率可达近200Mbps。利用Modelsim6．0和Haps-54开发板分别做了仿真和FPGA实验。又搭建真实环境，进行BER性能测试，发现自研IPCore，在信噪比高于5．0时优于Altera公司的同类产品和CDM-600，更适于深空卫星通信。
无线通信 可配置 维特比译码 寄存器交换法
李宗伯 张普珩 张波涛 胡文敏 刘衡竹
国防科技大学 计算机学院 长沙 410073
国内会议
北京
中文
310-315
2008-10-16（万方平台首次上网日期，不代表论文的发表时间）