应用于安全处理器的RSA/SHA复用加密单元设计

摘要：

本文提出了一种加速RSA和SHA算法的复用硬件架构设计方法，通过在RISC处理器中集成一种RSA/SHA复用加密单元来取得高效的密码运算能力。以一种使用该加密单元的安全处理器来验证该方案的有效性，结果表明密钥长度为1024位的RSA算法执行时间为190ms，SHA-1的吞吐率达到64Mb／s。本方案采用SMIC 0.18μm标准CMOS工艺进行了逻辑综合，RSA/SHA复用加密单元的最高时钟频率可达到196MHz，核心电路面积约为2600个等效与非门。

关键词： RSA算法 安全散列算法 RSA/SHA复用加密单元 RISC处理器

作者: 韩林 韩军 曾晓洋 黄伟

作者单位: 复旦大学 集成电路与系统国家重点实验室 上海 201203

会议类型: 国内会议

会议名称: 中国密码学会2008年年会

会议地点: 武汉

会议语种:中文

页码: 444-449

在线出版日期: 2008-10-11（万方平台首次上网日期，不代表论文的发表时间）