基于NiosII处理器的SDRAM控制器时序设计

摘要：

Nios II处理器是Altera公司基于FPGA的32位RISC软核处理器，片外可以连接包含SDRAM等多种外设。由于SDRAM芯片正常工作所需要时钟条件较为严格，介绍了基于Nios II的SDRAM控制器时序设计，包括如何将SDRAM接入Nios II处理器中以及如何计算锁相环的相移，使得输出的SDRAM时钟和控制器时钟同步以确保SDRAM正常工作。

关键词： 时序设计 NiosII处理器 SDRAM控制器

作者: 徐洋 向敏 程安宇

作者单位: 重庆邮电大学 自动化学院，重庆 400065

会议类型: 国内会议

会议名称: 第二届全国信号处理与应用学术会议

会议地点: 南宁

会议语种:中文

页码: 491-492,501

在线出版日期: 2008-10-01（万方平台首次上网日期，不代表论文的发表时间）