FPGA上并行全图像互相关算法测速的实现

摘要：

提出了一种全图像互相关的并行设计。该方法先利用时钟计数逻辑将采集到的图像信息以特定顺序存储在FPGA内部的存储单元中作为检测区域和模板，再利用多输入多输出的数据选择方式同时对32路图像数据进行并行的相关计算，通过流水方式得到最后结果，从而降低相关算法的耗时。实验证明：该方法有效地降低了全图像相关所需要的时间，为进一步的实时图像测速处理提供了保证。

关键词： FPGA技术 互相关算法 并行处理 目标测速

作者: 孙唐 李志鹏 刘富强

作者单位: 同济大学软件学院，上海 201804 同济大学 嵌入式系统与服务计算教育部重点实验室，上海 201804

会议类型: 国内会议

会议名称: 第二届全国信号处理与应用学术会议

会议地点: 南宁

会议语种:中文

页码: 497-501

在线出版日期: 2008-10-01（万方平台首次上网日期，不代表论文的发表时间）