基于Verilog HDL的FPGA数字系统设计优化

摘要：

文章介绍了基于FPGA的数字系统设计优化的两种重要技术:流水线设计技术和资源共享设计技术,并通过两个具体的示例,详细说明了如何利用Verilog HDL语言来编写优化程序,并通过定时分析及资源耗用结果对比分析了优化设计前后电路在速度与资源利用率等性能指标上的差别。

关键词： Verilog HDL语言 FPGA系统 流水线技术 资源共享技术

作者: 李桂林 苗长新

作者单位: 徐州师范大学电气工程及自动化学院,徐州,221116 中国矿业大学信息与电气工程学院,徐州,221008

会议类型: 国内会议

会议名称: 第七届全国Web信息系统及其应用学术会议、第五届全国语义Web与本体论学术研讨会、第四届全国电子政务技术及应用学术研讨会

会议地点: 呼和浩特

会议语种:中文

页码: 208-210

在线出版日期: 2010-08-01（万方平台首次上网日期，不代表论文的发表时间）