基于晶圆Multi-Site并行测试的效率分析与研究
在晶圆芯片测试时，提高单位时间内的效率能够实现低投入、高产出的效果．在采用Multi-site方式的并行测试中，需要先解决选择何种产品进行并行测试，如何确定并行site数等问题，然后再用最高效率的方法设计确定Multi-site并行测试方案．本文从软件和硬件方面对当前流行的Multi-site并行测试进行了效率分析，研究了影响Multi-site并行测试效率的各种因素，并对其影响深度和范围进行分析，给出相应的对策和提高效率的解决方法，同时还提出了溢出die计算方法，通过选择适当的site数，战少无用touchdown次数，提高测试效率．
Multi-site并行测试 测试效率 探针卡 晶圆芯片
金兰 刘炜 吉国凡
北京华大泰思特半导体检测技术有限公司 北京 100094
国内会议
合肥
中文
31-35
2010-07-24（万方平台首次上网日期，不代表论文的发表时间）