多核处理器的核级冗余容错技术

摘要：

随着半导体工艺技术的不断进步，单个芯片上可集成的处理器核越来越多，处理器技术正逐步进入多核时代．然而，晶体管特征尺寸的不断减小以及阈值电压的不断降低，使得处理器的可靠性问题也日益严重．在多核环境中，如何有效地利用片上丰富的硬件资源进行可靠性设计，成为当前体系结构设计的热点问题之一．本文分析了现有核级容错技术，并提出了一种基于高速缓存一致性协议的核级容错方案．

关键词： 多核处理器 核级容错技术 硬件资源

作者: 单书畅 胡瑜 李晓维

作者单位: 中国科学院计算机系统结构重点实验室,中国科学院计算技术研究所,北京 100190 中国科学院研究生院,北京 100049 中国科学院计算机系统结构重点实验室,中国科学院计算技术研究所,北京 100190

会议类型: 国内会议

会议名称: 第六届中国测试学术会议

会议地点: 合肥

会议语种:中文

页码: 290-295

在线出版日期: 2010-07-24（万方平台首次上网日期，不代表论文的发表时间）