POLAR探测器的分立测试装置设计
为配合POLAR 探测器的性能研究，设计了一套基于分立元件的测试装置。测试装置的核心是基于FPGA 的64 路数据采集系统。FPGA 并行控制6 片AD 同时进行数据转换，使信号处理速度大大提高。数据采集核心板完成信号的高速模数转换和数据缓冲，与前端的信号展宽、采样与保持电路构成完整的测试系统。分立测试装置调试后，与POLAR探测器的原理样机配合使用，获取了大量的数据，为POLAR 探测器的研制与改进提供了原始数据资料，这些数据已经用于探测器的进一步改进工作。
POLAR探测器 分立元件 测试装置
邢闻 张永杰 王瑞丰 李延国 吴伯冰
中国科学院高能物理研究所 北京 100049
国内会议
厦门
中文
1-5
2010-10-01（万方平台首次上网日期，不代表论文的发表时间）