会议专题

一种多模式外同步时钟电路的设计

设计了一种应用在DC-DC转换器中的多模式外部时钟同步电路。采用端口复用技术,通过使能端加入外部时钟信号,节省了专门的同步引脚,减小了版图面积。基于TSMC 0.25μm BCD工艺,采用spectre对电路进行了仿真验证,结果表明该电路工作状态良好,内部时钟频率为700KHz,在外同步模式下,系统同步时钟范围为300K~2MHz。

DC-DC转换器 外同步模式 端口复用

代国定 安磊 刘文昊 马晓辉

西安电子科技大学电路CAD研究所 西安 710071

国内会议

中国电子学会电路与系统学会第二十二届年会

上海

中文

8-12

2010-10-01(万方平台首次上网日期,不代表论文的发表时间)