Gemini可扩展的32位嵌入式处理器IP核
针对系统芯片设计和媒体应用发展，以及系统件能的需求，根据频率指标和流水线的关系，采用可重用性和可配置性策略设计了9+级流水线的处理器IP核Gemini。为验证此IP核设计的功能正确性，利用现场可编程阵列(Field-Programmable Gatearray，FPGA)的硬件平台，通过EJTAG(Enhanced Joint Test Action Group)接口进行了在线调试;在FPGA平台上利用Linux操作系统和EEMBC测试集评测此IP核的功能和性能。通过TSMCl30nmCMOS工艺，检查此IP核的时序，逻辑综合结果表明在最差情况下，处理器频率为360MHz。
嵌入式系统 微处理器 微结构 IP核
方磊 周啸 蔡卫光 刘鹏
浙江大学 信息与电子工程学系 杭州 310027
国内会议
上海
中文
396-402
2010-10-01（万方平台首次上网日期，不代表论文的发表时间）