数字逻辑实验教学改革探索
针对数字逻辑实验教学存在的问题,提出数字逻辑课程实验教学改革和实验课题设计的思想,改传统的验证性实验为用VHDL语言做设计性实验;介绍实验课题的设计和教学效果.实验课题应该是课程的主要知识点,有合适的难度,无现成的答案.实验课题包括两个组合逻辑设计和3个时序逻辑设计课题,有基本实验,还有选做题目.教学效果表明实验课题的设计是成功的,达到了预期的目的.
数字逻辑 实验教学 课题设计 教学改革 VHDL语言
盛建伦
青岛理工大学,计算机学院,山东,青岛,266033
国内会议
成都
中文
41-43
2010-07-01(万方平台首次上网日期,不代表论文的发表时间)