基于FPGA的高速并行加密卡的设计

摘要：

提出了一种基于FPGA控制多片密码芯片高速并行运算的加密卡的设计方法。利用这种设计方法，可以实现多片密码芯片的并行加密运算，在不提高密码芯片性能的情况下成倍地提高加密卡的加解密速度，满足大流量网络数据加密传输的需求。

关键词： FPGA 加密卡 并行加密

作者: 曾荣

作者单位: 国网电力科学研究院,南京 210003

会议类型: 国内会议

会议名称: 2010电力行业信息化年会

会议地点: 长沙

会议语种:中文

页码: 372-373

在线出版日期: 2010-07-29（万方平台首次上网日期，不代表论文的发表时间）