RSDS接口工作频率测试方法研究

摘要：

提出了一种测试RSDS接口工作频率的方法。该方法是基于Altera公司FPGA,主要工作包括PDP寻址驱动芯片的硬件测试卡设计和测试程序的编写与调试。测试程序采用Verilog HDL语言编写,通过FPGA的内部锁相环,成功将外部晶振的48MHz频率提升至178MHz。利用倍频后的FPGA内部时钟生成PDP寻址驱动芯片的各个输入信号,配合硬件测试卡的调试与测试,得到待验证的RSDS接口能够准确地工作在178MHz频率下。同时也能说明该款256路PDP寻址驱动芯片能够满足高清PDP电视对数据传输的高速要求。

关键词： RSDS接口 PDP寻址驱动芯片 FPGA PLL Verilog HDL

作者: 华国环 庄华龙 孙伟锋 李智群

作者单位: 东南大学 集成电路学院,南京 210096

会议类型: 国内会议

会议名称: 2010国际仪器仪表与测控技术大会

会议地点: 深圳

会议语种:中文

页码: 153-156

在线出版日期: 2010-11-01（万方平台首次上网日期，不代表论文的发表时间）