12C串并双向传输模块的FPGA实现与仿真
本文用FPGA电路实现16位并行数据与12C总线的串行数据间的双向传输电路.首先根据12C协议设计了的时钟数据电路,然后将设计的12C总线时钟数据模块输出的总线仿真波形输入到串并、并串转换电路接口,对并串、串并转换电路进行设计与仿真分析.由实验可知,串并、并串控制电路仿真波形符合12C总线的数据传输规范,可以进行12C总线的串行数据间的双向传输,设计效果良好,仿真通过,仿真结果令人满意.
12C总线 串并转换 双向传输 现场可编程门阵列
张瑞
中国人民解放军91336部队,河北省秦皇岛市 066326
国内会议
沈阳
中文
214-216
2010-07-01(万方平台首次上网日期,不代表论文的发表时间)