基于低成本FPGA的ps级DPWM的设计与优化

摘要：

提出了一种基于低成本FPGA实现ps级DPwM(Digital PulSc Width Modulation)的方法。该方法利用FPGA内部加法器的进位延迟产生精度可达ps级的DPWM信号。通过这种设计方法，使得系统在实现过程中无需再使用高端、昂贵的FPGA，而使用低成本的FPGA同样可以实现。文章论述了各个模块的原理与实现方法，并使用Altera公司出品的低成本Cyclone-Ⅱ系列FPGA，通过仿真及实验对提出的方法进行了验证。

关键词： 现场可编程门阵列 ps级DPwM 加法器 进位延迟

作者: 惠琪 葛芦生 陈宗祥 刘雁飞

作者单位: 安徽工业大学电力电子与电力传动重点实验室 马鞍山 243000

会议类型: 国内会议

会议名称: 第四届中国高校电力电子与电力传动学术年会

会议地点: 重庆

会议语种:中文

页码: 294-297

在线出版日期: 2010-04-23（万方平台首次上网日期，不代表论文的发表时间）