0.18um数字CMOS工艺下的高增益运算放大器设计

摘要：

进入深亚微米领域之后，在片上系统中集成模拟器件面临高难度的挑战。文章基于SMIC 0.18um数字CMOS工艺，设计了一种基于增益增强技术的折叠式共源共栅运算放大器，并采用衬底校准技术增大了运放的输入摆幅，可用于13位30MHz采样频率的流水线模数转换器，并详细分析了受流水线性能限制的运放性能。仿真结果表明运放在1V的输入摆幅下开环增益大于100dB，8.5pF负载电容下单位增益带宽为322MHz，功耗仅为1.9mW。

关键词： 运算放大器 增益增强 衬底校准 模数转换器

作者: 王晗 叶青

作者单位: 中国科学院 微电子研究所，北京 100029

会议类型: 国内会议

会议名称: 第九届北京学术交流月集成电路设计及其应用国际研讨会

会议地点: 北京

会议语种:中文

页码: 178-183

在线出版日期: 2006-10-30（万方平台首次上网日期，不代表论文的发表时间）