一种基于0.25um CMOS工艺的锁相环电路设计

摘要：

锁相环在很多领域都得到了广泛应用。本丈给出了一款全芯片集成锁相环电路设计，其工作输出频率范围在50M到150M之间，抖动在150ps以内，工作电压为2.5伏，该芯片采用了0.25um CMOS工艺。本文主要阐述全芯片集成锁相环的设计方法，以及对各个参数的折衷设计考虑，最后给出了一些仿真结果和电路物理版图。

关键词： 锁相环 电路设计 CMOS工艺

作者: 敖明盛

作者单位: 北京中电华大电子设计有限责任公司

会议类型: 国内会议

会议名称: 第九届北京学术交流月集成电路设计及其应用国际研讨会

会议地点: 北京

会议语种:中文

页码: 184-193

在线出版日期: 2006-10-30（万方平台首次上网日期，不代表论文的发表时间）