基于FFT-BP算法的多元LDPC译码的实现

摘要：

LDPC是一种逼近香农限的线性分组码,多元LDPC的出现推动了其在通信系统中的应用,但其基于BP算法的译码方式由于复杂度的问题很难实现,本文基于FFT-BP算法对多元LDPC译码在大规模集成电路中进行了有效的实现,在ISE的平台上基于FPGA的VerilogHDL语言有效的仿真实现了校验矩阵为486*942维稀疏矩阵的多元LDPC的译码的过程,为多元LDPC的硬件实现提供了依据。

关键词： FFT-BP算法 线性分组码 多元LDPC译码 集成电路 校验矩阵

作者: 李伟帅

作者单位: 电子科技大学通信抗干扰实验室 成都,611731

会议类型: 国内会议

会议名称: 2009中国西部第六届青年通信学术会议

会议地点: 成都

会议语种:中文

页码: 319-323

在线出版日期: 2009-12-01（万方平台首次上网日期，不代表论文的发表时间）