高功率BCD工艺中的VDMOS器件设计

摘要：

本文对一种高功率BCD工艺中的VDMOS器件进行了优化设计。通过综合考量高功率BCD工艺中各种器件设计之间的制约与兼容性，并借助软件仿真，对VDMOS器件的相关参数，包括埋层上扩特征长度、多晶栅长及JFET区注入等进行优化，得到了满足器件设计要求的最优值。

关键词： 高功率BCD工艺 VDMOS器件 JFET区注入 优化设计

作者: 黎育煌 尹德扬 方健 王凯 向莉

作者单位: 电子科技大学电子薄膜与集成器件国家重点实验室 成都 610054

会议类型: 国内会议

会议名称: 2009四川省电子学会半导体与集成技术专委会学术年会

会议地点: 成都

会议语种:中文

页码: 43-45

在线出版日期: 2009-11-28（万方平台首次上网日期，不代表论文的发表时间）