3-DES加解密IP核设计和FPGA实现

摘要：

数据加密是信息安全的重要手段，本文是基于目前使用很广泛的3-DES规则来设计加密IP核。文中主要介绍了DES加密原理，以及3-DES加密中的优势，用Verilog HDL语言进行设计，在Xilinx公司的VirtexⅡ系列FPGA芯片XC2V1000上加以实现，仿真结果表明加解密功能正确，并保证了较高的加解密速度。

关键词： 数据加密 3-DES加密 IP核 优化设计 可编程逻辑器件

作者: 徐琳 刘布民 从伟林 熊宣淋

作者单位: 电子科技大学 成都 610054 成都华微电子系统有限公司 成都

会议类型: 国内会议

会议名称: 2009四川省电子学会半导体与集成技术专委会学术年会

会议地点: 成都

会议语种:中文

页码: 65-68

在线出版日期: 2009-11-28（万方平台首次上网日期，不代表论文的发表时间）