一种高增益高带宽全差分运放的设计

摘要：

本文详细分析了运放增益提升技术的原理和设计要点，并基于此设计了一种全差分折叠式增益提升运算跨导放大器。该运放采用0.18μm 1.8V/1P6M CMOS工艺，其直流增益达102 dB，单位增益带宽达1.288 GHz。该运放可用于高速高精度流水线式ADC中。

关键词： 增益提升 跨导运算放大器 流水线ADC 优化设计

作者: 蔡冬

作者单位: 电子科技大学电子薄膜与集成器件国家重点实验室 成都 610054

会议类型: 国内会议

会议名称: 2009四川省电子学会半导体与集成技术专委会学术年会

会议地点: 成都

会议语种:中文

页码: 69-72

在线出版日期: 2009-11-28（万方平台首次上网日期，不代表论文的发表时间）