FPGA配置位流文件的AES加解密保护系统

摘要：

本文提出一种FPGA配置位流文件的AES加解密保护系统的PC-FPGA实现方案。通过在PC上自制的软件将FPGA的配置位流文件通过AES算法进行加密，被加密的配置文件通过PCI接口传输到FPGA验证板上再通过硬件解密模块进行解密并以PS配置模式配置FPGA。整个系统通过PC-FPGA验证平台实验验证，在利用AES加解密算法有效保护配置文件的前提下，能够正确并快速地配置FPGA。

关键词： 可编程逻辑器件 AES加解密 PS配置模式 配置位流文件

作者: 吴朋庭 王忆文 阮爱武 蒋乐乐

作者单位: 电子科技大学微电子与固体电子学院 成都 610054

会议类型: 国内会议

会议名称: 2009四川省电子学会半导体与集成技术专委会学术年会

会议地点: 成都

会议语种:中文

页码: 106-110

在线出版日期: 2009-11-28（万方平台首次上网日期，不代表论文的发表时间）