FPGA设计中加速时序收敛的方法研究

摘要：

现在FPGA器件的容量越来越大，在FPGA设计中，人们关注的往往不是器件资源的消耗，而是设计的时序足否收敛。本文介绍了大规模FPGA设计中FPGA设计中加速时序收敛的方法，应用这些方法使开源CPU OR1200的最高频率提升了23.7％。

关键词： 时序收敛 性能优化 可编程逻辑器件 设计理念

作者: 常晓剑 王忆文

作者单位: 电子科技大学 成都 610054

会议类型: 国内会议

会议名称: 2009四川省电子学会半导体与集成技术专委会学术年会

会议地点: 成都

会议语种:中文

页码: 111-114

在线出版日期: 2009-11-28（万方平台首次上网日期，不代表论文的发表时间）