基于FPGA自适应数字频率计的研究与设计

摘要：

介绍一种基于计数法测频原理和FPGA设计思想，利用VHDL硬件描述语言设计自适应数字频率计的方法。此系统设计自顶向下，采用模块化单元构建，实现自动清零，自动换量程和超量程报警功能，被测频率在1KHZ以上时测试精度达到99.9％以上，并对系统的各个模块和仿真结果进行了详细的分析。

关键词： 可编程逻辑器件 VHDL语言 自适应数字频率计 系统设计

作者: 解群眺 叶璟欣 李珣 薛守迪

作者单位: 电子科技大学 电子薄膜与集成器件国家重点实验室，四川 成都 610054

会议类型: 国内会议

会议名称: 2009四川省电子学会半导体与集成技术专委会学术年会

会议地点: 成都

会议语种:中文

页码: 148-151

在线出版日期: 2009-11-28（万方平台首次上网日期，不代表论文的发表时间）