一种Runahead执行的改进算法
Runahead执行技术能够显著地提高计算机系统的存储级并行,而无需对处理器结构做出较大改动。但Runahead执行处理器要比传统处理器多执行很多指令,最多是正常执行指令数的三倍以上,大大增加了处理器的功耗。 本文通过分析发现Runahead执行在预执行阶段会执行大量的无效指令,据此提出一种减少无效指令的方法来提高Runahead执行处理器的效率。通过实验分析,在性能影响较小的情况下,该方法最多可以减少50％的Runahead执行处理器在预执行阶段执行的无效指令。
Runahead执行处理器 存储级并行 cache不命中 结构设计 无效指令
刘德峰 谢伦国
国防科技大学计算机学院,湖南 长沙 410073
国内会议
长沙
中文
84-87
2009-10-23（万方平台首次上网日期，不代表论文的发表时间）