优化的JPEG2000算术编码器结构

摘要：

各种并行位平面编码算法极大提高了上下文/符号数据对的产生速度,与此同时,算术编码算法的串行本质却严重限制了这些数据对的编码速度。因此,算术编码器(AE)已经成为JPEG2000系统的瓶颈问题。本文分析了现存各种算术编码器结构的缺陷,并提出了一种优化的单输入三级流水线结构。FPGA实现结果表明,本文结构以最小的硬件代价(1100 ALUTs和365 registers)获得了最优的实际数据吞吐率((133N)/(N + 2))。

关键词： 算术编码器 流水线结构 数据吞吐率 编码速度

作者: 李宝峰 窦勇 雷元武

作者单位: 国防科技大学计算机学院,湖南,长沙,410073

会议类型: 国内会议

会议名称: 2009年全国理论计算机科学学术年会

会议地点: 哈尔滨

会议语种:中文

页码: 13-16

在线出版日期: 2009-08-07（万方平台首次上网日期，不代表论文的发表时间）