大规模逻辑器件的可测试性设计

摘要：

为实现数字采集处理模块中多个大规模逻辑器件的故障检测,本文针对大规模逻辑器件的功能和特点设计了可测性设计方案,从工程应用方面分两个层次实现了其可测试性设计,一是基于边界扫描的静态测试,二是采用BIST内建自测试技术的动态测试。该方案最终实现了较高的故障覆盖率,并能在调试阶段和工作阶段检测和实现故障定位,保证系统稳定可靠的运行。

关键词： 大规模逻辑器件 存储器 边界扫描 动态测试 可测试性设计 故障检测

作者: 王保锐

作者单位: 中国电子科技集团公司第四十一研究所 电子测试技术国家级重点实验室,青岛 266555

会议类型: 国内会议

会议名称: 第三届全国虚拟仪器学术交流大会

会议地点: 桂林

会议语种:中文

页码: 349-353

在线出版日期: 2009-11-01（万方平台首次上网日期，不代表论文的发表时间）