基于FPGA的SOC设计方法实现进化硬件

摘要：

提出了一种基于SOC的进化硬件实现方法,该方法以FPGA为硬件载体,Micmblaze微处理器软核为控制核心。采用虚拟可重构屯路的设计方法,使用硬件描述语言VHDL构建了可进化模块的IP核。整个系统在Xilinx Spanan 3E Starter kit开发板上设计,实现了三个功能完好且相互独立的4Bit奇偶校验器,并模拟、判断、修复错误。结果表明,该方法既具有软件上的灵活性又其有硬件上的可定制性,使得染色体编码大大简化,便于进化操作。

关键词： 进化硬件 现场可编程门阵列 片上系统 遗传算法 虚拟可重构电路 微处理器

作者: 徐慧芳 赵亮 解光军

作者单位: 合肥工业大学电子科学与应用物理学院,合肥 230009 滁州学院计算机学院,滁州 239012

会议类型: 国内会议

会议名称: 第三届全国虚拟仪器学术交流大会

会议地点: 桂林

会议语种:中文

页码: 424-427

在线出版日期: 2009-11-01（万方平台首次上网日期，不代表论文的发表时间）