一种基于FPGA考虑同步时延实现合并单元同步的新方法

摘要：

精确的同步时间标签有利于电力系统的安全稳定分析,并且能大大简化电子式互感器的校验算法。本文针对合并单元同步模块的采样存在的“伪同步现象”,提出了同步时延的概念,分析了同步时延产生的原因,计算出了不同采样周期下同步时延的大小,并且提出了一种基于FPGA来解决同步时延的合并单元同步方法。此方法实现了多路电流、电压快速准确地进行实时性同步采样。软件仿真验证了该方法的有效性。

关键词： 同步时延 数字化变电站 合并单元 电力系统 电子式互感器 校验算法 稳定分析

作者: 张国庆 吴小云 郭志忠

作者单位: 哈尔滨工业大学电气工程及自动化学院,哈尔滨 150001

会议类型: 国内会议

会议名称: 第三届全国虚拟仪器学术交流大会

会议地点: 桂林

会议语种:中文

页码: 439-442

在线出版日期: 2009-11-01（万方平台首次上网日期，不代表论文的发表时间）