采用TimeQuest时序分析器的SDRAM控制器设计

摘要：

同步动态随机存储器(SDRAM)所有的信号都与工作时钟信号同步，信号与时钟之间的建立、保持时间关系必须得到满足，否则将导致数据错误。本文叙述了在采用FPGA设计SDRAM控制器时，利用TimeQuest时序分析器(TQ)进行静态时序分析(STA)的基本方法和流程，并通过实验说明了STA的作用。本文的论述对于一般的FPGA设计、特别是对源同步接口的时序约束方法具有一定的参考价值。

关键词： SDRAM控制器 源同步接口 TimcQuest时序分析器 随机存储器 时钟信号同步

作者: 罗杰俊 刘兆庆 彭喜元

作者单位: 哈尔滨工业大学自动化测试与控制研究所,哈尔滨 150080

会议类型: 国内会议

会议名称: 2009中国仪器仪表与测控技术大会

会议地点: 哈尔滨

会议语种:中文

页码: 289-293

在线出版日期: 2009-07-23（万方平台首次上网日期，不代表论文的发表时间）