一种JTAGIP核的定制方式及其优化处理

摘要：

本文介绍了一种基于 IEEE1149.1标准的JTAG IP核的设计与实现，采用可综合的Verilog HDL进行描述，按设计流程进行仿真验证，并进行了系统综合验证，验证结果证实了设计的可行性。同时，根据基于JTAG标准的可测试性设计(DFT，Design For Test)的特点，提出一种优化JTAG结构的改进方案。

关键词： JTAG IP核 定制方式 IEEE1149.1标准 可测试性设计

作者: 张晓波 姜岩峰 张东

作者单位: 北方工业大学信息工程学院微电子中心 北京 100041 北京自动测试技术研究所 北京 100088

会议类型: 国内会议

会议名称: 第十九届全国测控、计量、仪器仪表学术年会

会议地点: 桂林

会议语种:中文

页码: 509-514

在线出版日期: 2009-11-01（万方平台首次上网日期，不代表论文的发表时间）