高速时钟的分频同步技术研究
根据数字系统的高速同步时钟需求,提出了基于触发同步与高精度延迟补偿技术相结合的原理实现分频时钟与源时钟信号的精密同步的方法.利用可编程逻辑器件,构建移位比较式计数分频器和D触发器实现源时钟的分频和两路时钟的同步:利用集成的可编程延迟线实现皮秒级的延迟补偿,从而完成两路时钟信号的同步校正.文章给出了实现原理、电路设计及部分仿真测试结果.
高速同步时钟 触发同步 延迟补偿 精密同步 可编程延迟线
付在明 师奕兵 王厚军
电子科技大学自动化工程学院测控系,成都,610054
国内会议
桂林
中文
1-4
2009-11-01(万方平台首次上网日期,不代表论文的发表时间)