DES加密算法的FPGA优化设计

摘要：

本文介绍了DES加密算法的原理及其圈函数模块、S盒和密钥的硬件优化设计,论述了FPGA设计中常用的状态机和流水线技术,并详细描述了该算法的状态机和流水线技术的FPGA设计实现方案,充分考虑了FPGA在其面积和速度上的最佳优化,分别给出了DES加密算法的状态机和流水线技术的(RTL)寄存器结构示意图,并对其所占用的硬件资源和速度等性能上进行了分析比较,各模块均采用VHDL语言编译仿真实现.

关键词： DES加密算法 FPGA设计 状态机 流水线 密钥硬件优化

作者: 杨磊磊 汪正祥

作者单位: 上海理工大学光电学院,上海,200093

会议类型: 国内会议

会议名称: 第十九届全国测控、计量、仪器仪表学术年会

会议地点: 桂林

会议语种:中文

页码: 13-17

在线出版日期: 2009-11-01（万方平台首次上网日期，不代表论文的发表时间）